Skaitiklių modeliavimas ModelSim
Detali informacija
Ištrauka
Skaitiklių modeliavimas ModelSim
Dokumente Skaitikliai VHDL.pdf paaiškinta, kaip V:DL kalba aprašomi skaitikliai
– paprasti duotojo modulio skaitikliai bei jungtiniai, sudaryti iš dviejų ar trijų nedidelio
modulio skaitiklių, kurių modulis yra užtikrinamas apjungiant kelis skaitiklius. Tame
dokumente taip pat parodyta, kaip tokie skaitikliai valdomi.
Dabar parodysime, kaip programoje ModelSim yra modeliuojamas skaitiklių
darbas ir sudaromos direktyvos skaitiklių darbui patikrinti.
Lattice Diamond (LD) programoje:
1. Pradedame naują projektą.
2. Fkeliame teksto redaktoriumi paruoštą arba LD integruotu redaktoriumi
parašome skaitiklio V:DL failą (šiame pavyzdyje skaitiklio failas – cnt10.vhd).
3. Kviečiame modeliavimo programą ModelSim (). Project kortelėje matome
įkelto failo pavadinimą:
4. Parengiame testavimo direktyvas ir modeliuojame skaitiklio darbą.
Skaitiklio mod10 ModelSim VHDL aprašas:
--KTU 2021
--Kompiuteriu katedra
--Skaitmenine Logika [P175B100]
Mūsų mokslo darbų bazėje yra daugybė įvairių mokslo darbų, todėl tikrai atrasi sau tinkamą!
Panašūs darbai
Svetainė naudinga. Visada galima rasti medžiagos ir pritaikyti rašant darbus.
Platus pasirinkimas, didelė pagalba mokantiems ir besimokantiems, leidžia sutaupyti laiką ir pasisemti naujų idėjų. Ačiū
Labai gera svetainė,kai nėra idėjų referatui ši svetainė labai padeda.
Gali rasti naudingos medžiagos. Reikalui esant ją persitvarkyti pagal save. Ačiū
Ačiū, kad esat.Didelis pasirinkimas. Mielai naudojuosi. Labai susitaupo laikas.
Puiki svetainė, gerai, kad yra iš kur pasisemti pavyzdžių, kai galva jau nebeveikia :)