Procesorių mikroarchitektūra

Ištrauka

1-as laboratorinis darbas 
Procesorių mikroarchitektūra

TURINYS
FVADAS 3
I. TEORIJA 4
1. Procesorius 4
2. Procesoriaus programavimas 5
3. Adresacija 5
II. REALIZACIJA 6
III. REZULTATAI 9
=ŠVADOS 10
Paveikslėlių sąrašas
1pav. - Procesoriaus strukturine schema 4
2pav. – Abstraktaus programos algoritmo pavyzdys 5
3pav. – Duomenų įvedimas ir daugyba 6
4 pav. – Atimtis 6
5 pav. – Pasiruošimas dalybai 7
6 pav. – Dalybos algoritmas 7
7 pav. - VHDL testacijos rezultatai 8

ĮVADAS
Šis laboratorinis darbas yra skirtas supažindinti studentus su konceptais reikalingais
suprasti žemiausio lygio skaitmeniniu irenginiu programavimo pagrindus. Laboratorinis
darbas tesia ir pletoja Skaitmenines logikos pradmenyse [P175B100] igytas žinias ir igudžius.
Laboratorinis darbas gali buti atliekamas bet kokiu VHDL simuliatoriumi, taciau
buvo pritaikytas darbui su Lattice Diamond Active HDL paketu.
Laboratorinio tiskali:
• Skaitmenine informacija apdorojanciu irenginiu struktura
• =nformacijos perdavimo tarp irenginiu budai
• Skaitmenines informacijos apdorojimo algoritmu kurimas ir realizacija
• Algoritmu adresavimo tipai
Darbo užduotis:
Sukurti algoritmą, kuris įvykdyti atimtį, daugybą bei dalybą ir išvestu tinkamą atsakymą.
Adresacija: Naturali
Kodas Tiesioginis